Σ-Δ ADC 拓扑背后的基本原理

对于今天的信号采集与处理系统设计者而言，Σ-Δ ADC 是其主要工具。本文旨在向读者介绍 Σ-Δ 仿真数字转换器拓扑背后的基本原理知识。本文探索了与仿真数字转换器子系统设计相关的所有关键参量之间的权衡案例，包括噪音、带宽、稳定时间等，旨在为精确数据采集电路的设计者提供背景参考。

常见的程序块有两种：三角积分调变器和数字信号处理程序块，后者通常为数字滤波器。图 1 展示了该高阶方块图以及三角积分仿真数字转换器的关键概念。

图 1. 三角积分仿真数字转换器的主要概念。

由于三角积分调变器是一种重复取样架构，那么让我们从取样理论、尼奎斯特定理情境以及重复采样的仿真数字转换器运作开始。

图 2 展示了仿真数字转换器的尼奎斯特操作与重复采样情况，以及Σ-Δ调制（同样重复取样）情况之间的比较。

图2. 比较奈奎斯特、重复采样和Σ-Δ基本原理

“A”代表在“直奈奎斯特”操作运行时，仿真数字转换器的量化噪声。在这种情况下，量化噪音是由仿真数字转换器的 LSB 大小决定的。“FS”是仿真数字转换器的采样速率，FS / 2是奈奎斯特频率。案例 B 展示了相同的转换器在重复采样（即更高采样速率）条件下的情况。随着量化噪声分布在最高可达 K × FS / 2 的更宽带宽上，采样率增加了 K。低通数字滤波器（通常带有抽选功能）移除蓝色区域以外的量化噪声。

所Σ-Δ调制器具有如图C所示的噪声成形功能。数字转换的量化噪声 取决于将其（通常）从低带宽转为较高频率的调制方式，该过程使用低通数字滤波器将其从转换结果中消除。Σ-Δ 仿真数字转换器的设计过程中，本底噪声可以由热噪声决定，而不受量化噪声的限制。

样本，调制，滤波。

Σ-Δ 仿真数字转换器使用内部或外部采样时钟计时。通常情况下， 仿真数字转换器的主时钟（简称 MCLK）是由调制器在使用前进行分频 - 读取仿真数字转换器数据表时要铭记这一点，同时应了解调制频率。传递给调制器的采样频率，设置采样频率 FMOD 。调制器以该速率将数据传输给数字滤波器，与此同时数字滤波器（通常为低通，具有取样功能）以输出数据速率（ ODR）提供数据。图 3 展示了该流程。

图3. Σ-Δ 仿真数字转换器流量：调制器输出到数字滤波输出采样。

对一阶Σ-Δ调制器的深入了解（ MOD1 ）

他西格玛德尔塔调制器是一种负反馈系统，类似于闭环放大器。该循环包含一低分辨率仿真数字转换器和DAC ，以及一个环路滤波器。输出和反馈被粗略量化，往往仅单个位输出为高或低。基本结构被设置为仿真数字转换器的模拟系统，其中量化器是完成采样的区域。在循环具备稳定性条件的前提下，输出可以粗略代表输入。数字滤波器取用粗输出，并重建模拟输入的准确数字版本。

图4. 正弦波输入相对应的 Σ-Δ“密度”。MOD1 Σ-Δ 环路的线性模型（a）。

正弦波输入相对应的密度输出如图4所示。从低水平到高水平输出的调制器变化率取决于输入的变化率。在正弦满量程输入时，调制器输出转换速率降低，同时+1输出占主导地位；同样，当正弦波处于负满量程时，+ 1和-1之间的转换减少，同时-1输出占主导地位。在正弦波输入的变化率最大时，调制器输出在+1和-1之间的转换密度最高。输出的变化速率根据输入而变。Σ-Δ调制器输出的转化率，描述了模拟输入速率。

采用线性模型来描述此单位调制器 “MOD1 ”，系统被示出为具有负反馈的控制系统。量化噪声是输入和量化器的输出之间的差。输入“Δ”节点后是低通滤波器。在图5线性模型（b）中，该量化噪声由术语“N”中描述。

图5. MOD1 Σ-Δ回路的线性模型（b），包括公式、滤波器、信号与噪声传递函数曲线。

H（f）是环路滤波器的功能，其定义了噪声和信号传递函数。H（f）是一项低通滤波器功能，低频率的增益非常高（所相关带宽之内），信号衰减频率较高。环路滤波器可以被实现为简单的积分或积分器的级联。在现实情况中， DAC处于将数字输出信号反馈输入到模拟输入“Δ”的节点。

解决图5中所示的等式给出了信号和噪声传递函数。信号传递函数作为低通滤波器工作，相关带宽增加 1。噪声传递函数为高通滤波器功能，提供噪声成形。低频的量化噪声在直流电周围具有强力抑制。在相关带宽之外的高频量化噪声信号增大。对于单阶调制器（ MOD1 ）而言，噪声大约以20dB /decade的速度增加。

增加系统分辨率的一个通常办法是通过串连两个环路滤波器来增加环路滤波器顺序。整体环路滤波器的H(f)现在频率下降更快，而 MOD2 格式的噪音转移功能为 40dB/decade。量化噪音的成形效果更佳，低频噪音大大减少。图 6 比较了 MOD1 与 MOD2 的 Σ-Δ ADC。

图 6. MOD1， MOD2 结构图配置，带有滤波器和噪音转移功能的比较图。

Σ-Δ 调制器的分类和格式多种多样。高阶单比特循环稳定性的体系结构被称为多级噪音成形调制器（简称 MASH）体系结构。多级（MASH 样式）架构让我们可以通过固有稳定的低阶环路的组合，来设计稳定的高阶Σ-Δ调制器。

从理论继续，我们可以看一下通过真实的仿真数字转换器镜头的分析。AD7175是精密Σ-Δ ADC转换器的最新系列。该ADC是市场上的第一个提供真正24位无噪声输出的转换器。该仿真数字转换器可以为极度噪声敏感仪表电路的设计者将动态范围最大化，从而降低或消除在信号调理阶段的放大器增益。该设备还可以高速运行，并比以前提供较低的沉降时间。这提高了在控制回路的输入端的刺激响应时间，或增加可以与每个信道更快的吞吐量进行转换的所有通道的密度。

所有这些都具备带有真正的轨到轨模拟输入和参考输入缓冲器的完整集成模拟信号链。该系列产品提供多个输入通道计数，无论转换速度、更低噪音或更低功耗替代品都配有引脚对引脚升级。AD7175-2和-8提供最快的输出和最低的噪声。AD7177-2提供32位分辨率的输出。AD7172和AD7173提供最低的电源选项。

AD7175-2包括一个非常有用的软件工具，可以帮助其进行评估。EVAL +是一款单个软件，可从 ADI 网站下载，可用于配置、分析和选择 ADC，无论是否有硬件。该硬件配上硬件的话，将按照标准评估板进行运作。如果没有硬件，ADC 的功能性模型将在后台运行，让用户能够为终端应用程序建立最好的操作配置。

图7 AD7175 Σ-Δ ADC 家庭，AD7175-2 结构图和噪声性能。

图8 AD7175 Σ-Δ ADC 家庭概述。

消除 Σ-Δ ADC 量化噪声：噪声与 BW 因素

AD7175 ADC 将用来说明如何使用数字滤波来消除 Σ-Δ ADC 的量化噪声。噪声/输入带宽和稳定时间之间的权衡成为关注焦点。

图 9 显示了原始调制噪声，和 AD7175 设备频率从直流转成 FMOD/2 (或 4MHz)时记录的比较。AD7175 调制器的有效样本率为 8 MHz（FMOD）。调制器为 MASH 格式，旨在为调制器噪声提供 80dB/decade 的斜率在达到调制器噪音开始响起的频率轴之前，电路热噪声设置了带内噪声层。该低噪声层示意图展示了 ADC 对于的低带宽信号的高动态范围能力。该动态范围以及 AD7175 降低该噪声层的能力，为用户带来更高的灵敏度，在获得应用程序的低振幅信号时特别有用。

ADC 的最低过采样率，和数字滤波器顺序，以及转角频率，共同确保了量化噪声不成为 ADC 噪声的限制因素。为了过滤噪声，滤波器包络需要能够充分地减弱、并有足够的能力去应对量化噪声的增加速率。

AD7175 x32 的最低过采样率。针对 8MHz FMOD 提供的最大数据输出速率为 250 kHz。

AD7175 提供许多不同的滤波器格式供用户选择。在不同情境下比较 Sinc 5 +Sinc1 和 Sinc 3 滤波器，可以描述数字滤波器操作背后的理论。

在 250kHz ODR 时，AD7175 Sinc5 + Sinc1 直接被配置为 Sinc 5 路径，频率为 -3dB，~0.2xODR（(50kHz）。Sinc 5 滤波器的衰减包络为每十年 -100dB。这意味着 Sinc 5 滤波器的衰减足以消除如图 9 所示的调制器噪音。

图 9 AD7175 调制器输出范围，直流电到 FMOD/2（Sinc5 + Sinc1），压缩采样重叠倍数 32（实际为 Sinc5 反应）。

相比之下，如变为 250 kHz ODR 的 Sinc 3，衰减不足以消除调制噪声。噪音数据表的数字为 250 kHz和125 kHz ODR，证实了这一事实。只有当数据率设置为 62.5 khz 以下时，Sinc 3 反应才能完全从 ADC 结果中过滤量化噪声。

除了过滤量化噪声，数字滤波器还可以用来平衡输入带宽，从而降低噪声。这是通过提高抽取率来实现的。在 Sinc 5 + Sinc 1 滤波器的情况中，增加过采样率意味着最初的第五阶Sinc 滤波器被平均。初始结果的平均使用户可以从一系列不同的输出数据率、速度和带宽中进行选择，提高图 11 中 Sinc5 和 相应 Sinc5 +Sinc1 的噪声功能平均值。平均 Sinc 5 结果引出了第一阶节点，其输出数据率和数倍该速率与整体 Sinc 5包络相协调。Sinc 格式滤波器节点传统上被用来抑制已知频率干扰，具体通过战略性设置数据速率，达到与干扰频率一致。典型案例是以 50 和 60 Hz 抑制线路频率。

图10 AD7175-2 Sinc 5 + 1 Sinc 滤波器：通过改变 ADC 的抽取率来调整输入带宽。

图 11 AD7175-2 Sinc 5 + 1 Sinc 滤波器 - 噪声和 ODR 示意图。

“Sinc”格式滤波器是一种移动的平均滤波器，具有 Sin(x)/x 轮廓，所有通常被称为 Sinc 滤波器。该滤波器由一系列集成器、一个抽取开关以及一系列的微分器组成。该滤波器为 FIR（有限脉冲响应）格式，即对于输入的阶跃变化存在已知的有限响应，并表现为线性相位响应。该滤波器的零点发生在 1/ 平均周期频率。以输出数据速率和该速率的整数倍，深节点内部发生衰减信号。

图 12 展示了比较情况，关于第三和第五阶 Sinc 滤波器 - 都以 32 的 AD7175 抽取速率运行。在这种情况下，两个滤波器将以 250kHz 的输出速率提供转换数据。滤波器的顺序决定了衰减和 -3dB 频率。SincP滤波器的频率反应包络为 –P x 20dB/decade。快速的衰减提供了较低的 -3dB 频率。滤波器不同次序之间的主要权衡在于滤波器的稳定时间， 根据情境不同而对终端测量应用具有不同影响。

图 12 不同 Sinc 滤波器次序的频率域比较：Sinc5 和 Sinc 3。

滤波器稳定时间

在数字滤波器处理来自 Σ-Δ 调制器的数据流移动平均值时，会产生相关联的稳定时间。任何 FIR 滤波器都会修正该延迟，但每个 Sinc 滤波器次序都不同。该延迟通常由两个术语描述：群时延和稳定时间。群延迟描述的是模拟信号在输入与数字输出之间的延迟。对于单音调正弦波而言，该时间为，例如，模拟输入端的正弦波电压峰值，与数字输出时出现的相同峰值之间的时差。

稳定时间是数字滤波器的充分平均化时间，如果在模拟输入时发生阶跃，则需要经过滤波器的充分稳定时间，直到从 ADC 输出的数据与之前输入阶跃时无关联。也可能有其他延迟存在，例如滤波器的计算时间。对于 AD7175 家族而言，首个转换的稳定时间将较长，或者退出待机状态后进行稳定也可产生延迟，因为 1/ODR 的初始计算周期。滤波器稳定时间以外的任何延迟，根据所选择的转换器而有所不同。阅读 ADC 参数表时需留心。

将单一 Σ-Δ ADC 情境与多路复用 Σ-Δ ADC 进行比较可以最好地展示滤波器的稳定时间效果。数字滤波器的稳定时间严重影响用户可以循环多个输入通道的速率，与此同时保持每个通道的结果独立。

为什么需要等待完整的稳定时间才能得出独立的结果？让我们来看看单输入源的单一 ADC 的数字滤波。来自调制器 Σ-Δ ADC 的数据以 FMOD 速率传输给数字滤波器，正如图 3 所描述的那样，每个样本均通过移动的平均滤波器。根据次序和格式，在如图 13 所示，滤波器在转换期间（由滤波器抽取速率设定）将分别权衡每个样本。输入样本 0 和随后的样本是离散调制器输出的结果，由调制器时钟单段分离开。y 轴标示出由数字滤波器向每个样本的加权。该加权的形状是低通数字滤波器的时域表示。这种情况的输出数据速率为 250kHz（8MHz/32 = FMOD/抽取率） 。数据信号（每个不同颜色的垂直线）之间的时间差为 4us 。该 ADC 设置为可以使用 Sinc5 + Sinc1 滤波器，抽取率为 32。 所有五个转换输出都具有调制器输入的重叠，这决定了滤波器输出，从而没有一个是彼此独立的。对于单个 ADC 输入，每次转换结果都分享来自调制器的输入，但滤波器会分别权衡每个调制器的输出。

图 13 单一 ADC 输入，Sinc 5，5 个转换输出周期。

对于多路输入的情况，为创建每个转换输出而提供的调制器数据必须独立于每个通道。滤波器的完整稳定时间必须在多路转换器切换到下一个模拟输入通道之前流逝。举一个 Sinc 3 格式滤波器的例子，使用 32 的抽取率，图 14 （A）展示了滤波器的稳定时间的一次转换。数据输出一旦滤波器完全稳定，是调制器此前 96 次输出的加权平均。这相当于 12us， 或 3 个 ADC 输出数据速率周期。

图14 复用 ADC，Sinc 3 滤波器，3 个转换周期。完全稳定数据。

图14（B）展示了复用情况的三个样本，其中每个 ADC 输出的样本都完全稳定。该调制器输出不与任何样本重叠。复用率由 DRDY（垂直线）之间的时间表示，取决于滤波器的稳定时间。该比率通常在数据表和参数曲线中被描述为“完全稳定数据传输率。”

对于 SincP滤波器而言，稳定时间为滤波器次序 P 乘以 1 / ODR 。对于以 250kHz ODR 运行的 Sinc 3 滤波器，这意味着该滤波器的稳定时间为 3×1/25万= 12us 。相对语言，如果以相同的 250kHz ODR 使用 Sinc 5 滤波器，其稳定时间为 5×（1/25万） = 20us。

通道之间的近似切换率为 ODR 除以滤波器的次序，即 Sinc 3 为 ODR/3，Sinc 5 为 ODR/5。直接 Sinc 滤波器非常简单。Sinc 5 + Sinc1 格式需要增加一个阶跃。AD7175 家族的 ADC 提供在不同格式的滤波器之间进行选择的能力。下一节演示了滤波器格式之间的差异，并且还提供了计算每个情况的稳定时间的例子。

让我们计算出稳定时间，并探索其与复用情况下每个通道的数据速率之间的联系，这是电压输入和模拟输入模块的典型情境，用于过程控制，其中前衰减级缩放测量 +/- 10V 输入，处于 AD7175-8 的输入范围内，4 通道或 8 通道的多个输入通过 AD7175-8 进行多路复用。

(A) AD7175Sinc 3: ODR= 62.5kHz
稳定时间= 3×（1 / 62.5k） = 48us，通道切换频率 = 1/48us = 20.833kHz

(B) AD7175Sinc 5 + Sinc 1:: ODR= 62.5kHz

注意：有两个组成部分。Sinc 5 滤波器通过 4us 窗口（FMOD = 8MHz）进行平均，因此以 250kHz 的速率将数据传输至平均块。

1）Sinc 5 的稳定时间 = 5x1/250k = 20us
这提供了平均化的第一个样本。

2）Sinc1 的稳定，平均滤波器。
ODR = 62.5kHz 的情况，250kHz 的数据流进行 4 次平均。
剩余 3 个样本的平均稳定时间为 3x1/250k = 12us
总稳定时间 = 20US + 12us = 32us，通道切换率= 1/32us = 31.25kHz

（注意：对于 Sinc5 + Sinc1 滤波器，如果数据传输速率为 10ksps 或以下，则 ADC 具有单周期稳定。这意味着 ADC 的稳定时间 = 1 / ODR。）

表1. 显示 4 通道多路复用测量和 （A）、（B）设置之间的比较。使用 Sinc 5 +Sinc1 滤波器可以使每个通道的采样率更快，说明更短稳定时间的优势。注意：该经验法则仅与转换器相关，如果有在每个输入前存在模拟预处理电路，且该电路具有比 ADC 更长的时间常数，则最坏情况下的稳定时间将占据主导地位。

该比较请见表 1 。

表1. Sinc5 + Sinc 1 与 Sinc 3 滤波器的每通道数据速率比较，针对 4 通道复合系统（例如使用 AD7175-8）

以上便是 Σ-Δ ADC 的概述 - 关于调制器和概念的理论，其次是数字滤波的范例，及其对噪声、稳定时间和测量系统内部的直接影响。最后，必须感谢 Analog Devices 公司的 Adrian Sherry、Colin Lyden 和 Walt Kester 对于本文内容的贡献及影响。

本文由 Analog Devices 公司提供。